AD6652BBCZ Receptor de RF ADC de canal duplo com quadrangular RSP circuitos integrados ICs

Descrição

O AD6652 é um IF de sinal misto para um receptor de banda base composto por dois ADCs MSPS de 12 bits e um conversor digital de baixa frequência (DDC) de banda larga.O AD6652 foi concebido para suportar aplicações de comunicações onde o custo é baixo.O AD6652 é também adequado para outras aplicações em imagem, ultra-som médico, instrumentação e equipamento de ensaio.

O núcleo duplo de ADC apresenta uma arquitetura de tubulação diferencial de vários estágios com uma lógica integrada de correcção de erros de saída.Ambos os ADCs dispõem de amplificadores de entrada analógicos de amostra e retenção de largura de banda diferenciada que suportam uma variedade de faixas de entrada selecionáveis pelo utilizador.- uma referência de tensão integrada facilita as considerações de projecto; um estabilizador do ciclo de serviço é fornecido para compensar as variações no ciclo de serviço do relógio do ADC;Permitindo aos conversores manter um excelente desempenho.

As saídas de dados do ADC estão internamente ligadas directamente à matriz de entrada do conversor digital (DDC) do receptor, simplificando o layout e reduzindo os parasitas da interconexão.Os overrangebits são fornecidos para cada canal ADC para alertar o utilizador sobre o recorte do ADCOs bits indicadores de nível são também fornecidos para cada porta de entrada DDC que pode ser utilizada para controlo digital externo VGA.

O receptor digital tem quatro canais reconfiguráveis e proporciona uma extraordinária flexibilidade de processamento.ou a todos os quatro canais de processamento de recepçãoCada canal de recepção tem cinco fases de processamento de sinal em cascata: um tradutor de frequência de 32 bits (oscilador controlado numéricamente (NCO)), dois filtros de decimação de coeficiente fixo (CIC),um filtro FIR (RCF) com coeficiente RAM decimante programávelApós os filtros CIC, um, vários ou todos os canais podem ser configurados para usar um, vários ou todos os filtros RCF.Isso permite que a potência de processamento de quatro filtros RCFFIR de 160 toques seja combinada ou usada individualmente.

Após a filtragem FIR, os dados podem ser encaminhados directamente para as duas portas de saída externas de 16 bits.onde podem ser combinados até quatro canais (intercalados)Os resultados dos dois estágios AGC são também encaminhados directamente para as duas portas de saída externas de 16 bits.Cada porta de saída tem uma saída paralela de 16 bits e uma porta de ligação de 8 bits para permitir uma interface de dados sem problemas com dispositivos DSP, como o DSP TS-101 TigerSHARC®.Um multiplexador para cada porta selecciona uma das seis fontes de dados para aparecer nos pinos de saída do dispositivo.

O AD6652 faz parte do chipset de transceptores multimode e multicarrier Analog Devices SoftCell®.O receptor SoftCell digitaliza um amplo espectro de frequências IF e converte os sinais desejados para a banda base utilizando NCOs de canal individual.O AD6652 fornece filtros digitais configuráveis pelo utilizador para a remoção de componentes indesejados da banda base, e os dados são então transmitidos a um DSP externo,Quando a desmodulação e outras tarefas de processamento de sinal são realizadas para completar o processo de recuperação de informaçõesCada canal de recepção pode ser configurado de forma independente para fornecer a recepção simultânea da portadora a que está sintonizado.Esta arquitetura de amostragem de IF reduz consideravelmente o custo e a complexidade dos componentes em comparação com as técnicas analógicas tradicionais ou os métodos digitais menos integrados.

Os filtros de decimação de gama dinâmica elevada oferecem uma ampla gama de taxas de decimação.A arquitetura baseada na RAM permite uma fácil reconfiguração para aplicações multimodo.Os filtros de decimação eliminam sinais indesejados e ruído do canal de interesse.Quando o canal ocupa menos largura de banda do que o sinal de entrada, esta rejeição do ruído fora da banda é referida como ganho de processamento.Este ganho de processamento pode melhorar o SNR do ADC em 20 dB ou maisAlém disso, o filtro de coeficiente de RAM programável permite combinar funções de separação, de filtragem combinada e de equalização estática num único filtro económico.

As opções flexíveis de desligamento permitem uma economia de energia significativa, quando desejado.

Os principais aspectos do produto
●ADC MSPS 65 de 12 bits integrado.
●Conversor digital de banda larga integrado (DDC).
●A entrada SHA diferenciada exclusiva mantém um excelente desempenho SNR para frequências de entrada de até 200 MHz.
● Portas de entrada do conversor digital com barra transversal.
●A reamostragem digital permite relações não inteiras entre o dock do ADC e a taxa de dados de saída digital.
●Modos de apagão de energia de poupança.

●"Técnicas" para a "produção" ou "produção" de "tecnologia" ou "tecnologia" para a "produção" ou "produção" de "tecnologia" ou "tecnologia" para a "produção" ou "produção" de "tecnologia" ou "tecnologia" para a "produção" ou "produção" de "tecnologia" ou "tecnologia".
●Filtros CIC com fatores de decimação e interpolação programáveis pelo utilizador.
●Filtro de coeficiente de RAM de 160 toques para cada canal DDC.

●Duas portas de saída paralelas de 16 bits e duas portas de ligação de 8 bits.
● Microporto de 8 bits para programação de registros, leitura de registros e programação de memória de coeficientes.

Características
SNR = 90 dB na largura de banda de 150 kHz (para Nyquist@ 61.44 MSPS)

Pior harmônico = 83 dBc (para Nyquist @ 61.44 MSPS)
ADC integrado de dois canais:
Taxas de amostragem até 65 MSPS
IF Frequências de amostragem até 200 MHz
Voltagem de referência do ADC interno
Entradas de amostragem e retenção do ADC integradas
Intervalo de entrada analógica flexível ((1 V a 2 V p-p)
Entradas analógicas diferenciais
Estabilizador do ciclo de funcionamento do ADC
85 dB de isolamento/transmissão transversal do canal

Conversor digital para baixo (DDC) integrado de banda larga:
Entradas DDC com barra transversal
Reamostragem digital para decimação não inteira
Filtros FIR decimantes programáveis
Controle flexível para múltiplos portadores e matrizes de fases
Dual estágio AGC para controlo do nível de saída
Portas de saída de ligação paralelas duplas de 16 bits ou de 8 bits
Capacidade de auto-teste (BIST) configurável pelo utilizador
Modos de apagão de economia de energia

Aplicações
Comunicações
Sistemas de rádio de diversidade
Receptores digitais multimodo:
GSM, EDGE, PHS, AMPS, UMTS, WCDMA, CDMA-ONE,
IS95, IS136, CDMA2000, IMT-2000
Sistemas de demodulação I/Q
Sistemas de antenas inteligentes
Radios de software de uso geral
Aplicações de dados de banda larga
Instrumentação e equipamento de ensaio