MPC8536ECVJAULA Microprocessadores - MPU Power QUICC 32 Bit Power Arch SoC

• Núcleo e500 de 32 bits de alto desempenho, de escala até 1,5 GHz, que implementa o Power

Arquitetura®tecnologia

- Endereçamento físico de 36 bits

- APU de ponto flutuante incorporado de dupla precisão usando operandos de 64 bits

- APU de ponto flutuante de precisão única em vetores e escalares incorporados usando operandos de 32 ou 64 bits

Unidade de gestão de memória (MMU)

• Cache L1/L2 integrado

¢ Cache L1 ¢ dados de 32 Kbyte e instruções de 32 Kbyte

️ Cache L2 ️512-Kbyte (associação de conjunto de 8 vias)

• Controlador de memória DDR2/DDR3 SDRAM com suporte completo ECC

¢ até 333 MHz (taxa de transferência de dados de 667 MHz)

Suporte para até 16 Gbytes de memória principal

¢ Utilizando o ECC, detecta e corrige todos os erros de bits únicos e detecta todos os erros de bits duplos e todos os erros

Dentro de uma dentada

¢ Invocar um nível de gestão de energia do sistema afirmando o sinal MCKE SDRAM a bordo para colocar

Mudança da memória para um modo de sono de baixa potência

¢ Opções de hardware e software para suportar a memória principal compatível com bateria

• Motor de segurança integrado (SEC) otimizado para processar todos os algoritmos associados ao IPsec, IKE,

SSL/TLS, iSCSI, SRTP, IEEE Std 802.16eTM e 3GPP.

O motor XOR para verificação de paridade em aplicações de armazenamento RAID

• Interfaces periféricas em série aprimoradas (eSPI)

• Dois controladores Ethernet avançados de três velocidades (eTSECs) com suporte SGMII

Suporte a três velocidades (10/100/1000 Mbps)

¢ Dois IEEE Std 802.3®, IEEE 802.3u, IEEE 802.3x, IEEE 802.3z,

Controladores compatíveis com os sistemas IEEE 802.3ac, IEEE 802.3ab e IEEE Std 1588TM

- Suporte para várias interfaces físicas Ethernet: GMII, TBI, RTBI, RGMII, MII, RGMII, RMII e SGMII

Suporte à aceleração TCP/IP e aos recursos QOS

O reconhecimento de endereços MAC e o suporte às estatísticas RMON

¢ Apoio à análise ARP e à geração de eventos de alarme com base nos resultados da análise enquanto se encontra em profundidade

modo de sono

Suporte à aceitação e armazenamento de pacotes no modo de sono profundo

• Interfaces de alta velocidade (multiplexadas) que suportam:

3 interfaces PCI Express

Compatível com o PCI Express 1.0a

Uma interface x8/x4/x2/x1 PCI Express

2 portas x4/x2/x1 ou 1 porta x4/x2/x1 e 2 portas x2/x1

Duas interfaces SGMII Dois controladores Serial ATA (SATA) suportam taxas de dados SATA I e SATA I

• Controlador PCI compatível com o PCI 2.2

• Três controladores de dupla função de autocarro serial universal (USB) cumprem as especificações USB revisão 2.0

• Bus local avançado (eLBC) de 133 MHz, de 32 bits, com controlador de memória

• Controlador de host digital seguro (eSDHC) melhorado utilizado para interface de cartão SD/MMC

Capacidade do eSDHC

• Controlador DMA integrado de quatro canais

• Suporte dual I2C e duplo receptor/transmissor universal assíncrono (DUART)

• Controlador de interrupção programável (PIC)

• Gestão de energia, baixa potência de espera

Suporte ao modo Doze, Nap, Sleep, Jog, e Deep Sleep

¢ Alarme PMC: atividade LAN, ligação USB ou alarme remoto, GPIO, temporizador interno ou externo

evento de interrupção

• Monitor de desempenho do sistema

• Compatível com a norma IEEE Std 1149.1TM, varredura de limites JTAG

• Pacote FC-PBGA de 783 pines, 29 mm × 29 mm