LV810FILFT Clock Drivers & Distribution BUFFER/CLOCK DRIVER Circuitos integrados ICs

LV810FILFT Clock Drivers & Distribution BUFFER/CLOCK DRIVER Circuitos integrados ICs

Descrição

O ICSLV810 é uma baixa inclinação 1,5 V a 2,5 V, 1:10 fanout
Este dispositivo é projetado especificamente para dados
A grande extensão da rede de telecomunicações
Uma única linha de entrada reduz a carga no relógio de entrada.
As saídas de nível TTL reduzem os níveis de ruído da peça.
As aplicações são o relógio e a distribuição de sinais.

Características
● Embalado em QSOP/SSOP de 20 pinos
● Split 1:10 para fora Buffer
●A diferença máxima entre as saídas dos diferentes pacotes
0.75 ns
●Durado máximo de propagação de 3,8 ns
● Tensão de funcionamento de 1,5 V a 2,5 V no banco A
● Tensão de funcionamento de 1,5 V a 2,5 V nos bancos B e C
●Processo CMOS avançado e de baixa potência
●Ferramentas industriais de temperatura entre -40°C e +85°C
● 3,3 V de entrada tolerada quando o VDDA=2,5 V
●Embalagem livre de Pb (chumbo)

Descrição

O ICSLV810 é uma baixa inclinação 1,5 V a 2,5 V, 1:10 fanout
Este dispositivo é projetado especificamente para dados
A grande extensão da rede de telecomunicações
Uma única linha de entrada reduz a carga no relógio de entrada.
As saídas de nível TTL reduzem os níveis de ruído da peça.
As aplicações são o relógio e a distribuição de sinais.

Características
● Embalado em QSOP/SSOP de 20 pinos
● Split 1:10 para fora Buffer
●A diferença máxima entre as saídas dos diferentes pacotes
0.75 ns
●Durado máximo de propagação de 3,8 ns
● Tensão de funcionamento de 1,5 V a 2,5 V no banco A
● Tensão de funcionamento de 1,5 V a 2,5 V nos bancos B e C
●Processo CMOS avançado e de baixa potência
●Ferramentas industriais de temperatura entre -40°C e +85°C
● 3,3 V de entrada tolerada quando o VDDA=2,5 V
●Embalagem livre de Pb (chumbo)

Componentes externos
O ICSLV810 requer um número mínimo de
componentes para o bom funcionamento.
Capacitores de desacoplagem
Os condensadores de desacoplamento de 0,01 μF devem ser ligados
entre VDD e GND, o mais próximo possível destes pinos.
Para um desempenho óptimo do dispositivo, os condensadores de desacoplamento
devem ser montados no lado do componente do PCB.
Evitar o uso de vias no circuito de desacoplamento.
Resistência de terminação de série
Quando o rastreamento do PCB entre as saídas do relógio e o
Para que as cargas sejam superiores a 1 polegada, deve utilizar-se a terminação de série.
A série termina um rastro 502 (um rastro comumente utilizado)
Impedância) colocar um resistor 33Q2 em série com a linha do relógio,

O número nominal de pontos de saída do relógio deve ser o mais próximo possível do pin de saída do relógio.
Impedância da saída do relógio é 202
Recomendações para a disposição dos PCB
Para o melhor desempenho do dispositivo e fase de saída mais baixa
No caso do ruído, devem ser observadas as seguintes orientações.
1) Os condensadores de desacoplamento de 0,01 μF devem ser montados
o lado do componente da placa tão próximo dos pinos do VDD
Não deve ser utilizada nenhuma vias entre os
descoplamento condensadores e pinos VDD. O rastreamento PCB para VDD
O pin deve ser mantido o mais curto possível, assim como o PCB.
O rastreamento para o solo via.
2) Para minimizar o EMI, a série 332 de resistência de terminação, se
O sistema de medição do tempo deve ser colocado perto da saída do relógio.