ISL8700IBZ-T Circuitos de supervisão ADJ QD SEQNCR 14N W/ANNEAL Circuitos integrados IC

ISL8700IBZ-T Circuitos de supervisão ADJ QD SEQNCR 14N W/ANNEAL

O ISL 8700, o ISL.8701, ISL.8702 família de IC fornecem quatro
A partir de um ponto de vista técnico, a utilização de um sistema de
tensão de entrada com um mínimo de componentes externos.
DSP, FPGA, μP e vários subsistemas de alto desempenho
Requer sequenciamento de potência de entrada para uma funcionalidade adequada em
O ISL.870x fornece esta função enquanto
Monitorização da tensão distribuída para sobre e baixo voltagem
conformidade.
O ISL 8700 e o ISL 8701 operam na faixa de +2,5V a +24V
O ISL8702 opera no intervalo de tensão nominal, enquanto o ISL8702 opera no intervalo de tensão nominal.
A gama de tensões nominais de +2,5V a +12V.
tempo ajustável pelo utilizador da conformidade da tensão UV e OV para
arranque de sequenciamento através de um condensador externo quando em arranque automático
modo e atraso de tempo ajustável para posterior ENABLE
sinal de saída através de resistências externas.
Além disso, o ISL 8702 fornece uma entrada para sequenciamento
Função ligada e desligada (SEQ_ EN) e para janela de tensão
Relatório de conformidade (FAULT) no intervalo de +2,5V a +12V
Faixa de tensão.
Facilmente acorrentado para mais de 4 sinais sequenciados.
No total, o ISL870x fornece estes recursos ajustáveis
Para a definição de um modelo típico, ver figura 1.
implementação.

Características
●Delagamento ajustável para o sinal de ativação subsequente
●Delagamento ajustável para arranque automático da sequência
●Monitorização de tensão distribuída ajustável
● Subvoltagem e Supervoltagem Retardo ajustável para automático
Sequência de início
●I/0 Opções
ENABLE (ISL8700, ISL 8702) e ENABLE# (ISL 8701)
SEQ_ EN (ISL8702)
●Falha de saída de conformidade de tensão
● Livre de Pb (compatível com a RoHS)
 

Aplicações
●Sequenciamento da fonte de alimentação
● Função de cronometragem do sistema

Descrição funcional
A família ISL 870x de ICs fornece quatro atrasos ajustáveis
Saídas sequenciadas enquanto se monitora uma única tensão distribuída
no intervalo nominal de 25 a 24 V, tanto para os
Só quando a tensão estiver em conformidade, o
ISL 870x iniciar a sequência pré-programada A-B-C-D do
ENABLE (ISL8700, ISL8702) ou ENABLE# (ISL 8701) saídas.
Embora este IC tenha um intervalo de desvio de 2,5V a 24V (12V para
ISL8702) pode monitorizar qualquer tensão > 1,22V através do
divisor se for fornecida uma tensão de desvio adequada.
Durante a aplicação da tensão de desvio inicial (VIN), o ISL 8700,
ISL8702 As saídas ENABLE são mantidas baixas quando o VIN = 1V, enquanto
As saídas ISL8701 ENABLE# seguem o VIN crescente.
VIN > limite de reinicialização do VBIAS de 2.0V, VIN
É constantemente monitorizada a conformidade através da tensão de entrada
divisor de resistência e as tensões nos pinos UV e OV e
Intimamente, os reguladores de tensão
gerar trilhos de tensão de 3,5 V e 1,17 V + 5% para utilização interna
Uma vez VIN > POR. Uma vez UV > 1,22V e com o pin SEQ_ EN
alta ou aberta, a sequência automática dos quatro ENABLE
(ENABL E#) inicia-se quando o pin TIME carrega o seu
A tensão no TIME é de
em comparação com o comparador de referência intemal (VτIME VTH)
entrada e, quando superior a VτIME VTH, o ISL8700, ISL8702
ENABLE_ A é liberado para ir para cima através de uma extração extrema

para a utilização em veículos de passageiros de passageiros
Por outro lado, a saída ENABL E#_ _A será reduzida a
O atraso de tempo gerado pela
O condensador externo deve assegurar a conformidade contínua da tensão
dentro dos limites programados, como durante este tempo qualquer OV ou UV
O condensador de tempo é
Disponibilização após cumprimento do VτIME_ VTH.
Uma vez que ENABLE_ A é ativo (ou liberado no alto do
ISL8700, ISL 8702 ou puxado para baixo no ISL8701), um contador é
A utilização do resistor em TB como componente de sincronização,
é gerado um atraso antes da activação do ENABLE_ _B. Neste momento,
o contador é reiniciado usando o resistor em TC como seu cronograma
Componente para um atraso cronometrado separado até que o ENABLE_ _C seja
Este processo é repetido para o resistor no TD para
Completar a ordem de sequência A-B-C-D do ENABLE ou
Em qualquer momento durante o sequenciamento se um OV ou
O evento UV é registado, todas as quatro saídas ENABL.E serão
Regressem imediatamente ao estado de reinicialização. Baixo para ISL.8700,
ISL8702 e alta para ISL8701.
Descarregado após o início da aceleração, aguardando assim para a subsequente
Uma vez que a sequência estiver completa,
Qualquer evento UV ou OV registado posteriormente desencadeará um
Reinicialização imediata e simultânea de todos os ENABL.E ou ENABLE#
As saídas.