GS88036CGT-200I SRAM 2.5 ou 3.3V 256K x 36 9M circuitos integrados

• Pin FT para fluxo através ou operação de tubulação configurável pelo utilizador
• Operação de deseleção de ciclo único (SCD)
• 2.5 V ou 3.3 V +10%/~10% de alimentação do núcleo
• 2.5 V ou 3.3 V de alimentação de entrada/saída
• Pin de LBO para modo linear ou interleaved burst
• As resistências de entrada internas em pinos de modo permitem pinos de modo flutuante
• Modo padrão de pipeline interligado
• Operação Byte Write (BW) e/ou Global Write (GW)
• Ciclo de gravação automático interno
• Desligamento automático para aplicações portáteis
• Pacote TQFP de 100 pistas de acordo com a norma JEDEC
• Disponível um pacote TQFP compatível com a RoHS de 100 chumbo
• Pino FT para fluxo através de tubulação configurável pelo utilizadoroperação
• Operação de deseleção de ciclo único (SCD)
• 2.5 V ou 3.3 V +10%/- 10% de alimentação do núcleo
• 2.5 V ou 3.3 V de alimentação de entrada/saída
• Pin de LBO para modo linear ou interleaved burst
• As resistências de entrada internas em pinos de modo permitem pinos de modo flutuante
• Modo padrão de pipeline interligado
• Operação Byte Write (BW) e/ou Global Write (GW)
• Ciclo de gravação automático interno
• Desligamento automático para aplicações portáteis
• Pacote TQFP de 100 lcad da norma JEDEC
• Disponível um pacote TQFP compatível com a RoHS de 100 chumbo

Controles
Endereços, dados de entrada/saída, chips habilitados (E1, E2, E3), barragem de endereço
Entradas de controlo (ADSP, ADSC, ADV) e entradas de controlo de gravação
(Bx, BW, GW) são síncronas e são controladas por um
entrada de relógio activado por borda positiva (CK); saída ativada (G)
O sistema de comando de desligamento de energia (ZZ) é asíncrono.
Os ciclos podem ser iniciados com entradas ADSP ou ADSC.
Modo de burst, são gerados endereços de burst subsequentes
O endereço da explosão é o endereço de saída do dispositivo.
O contador pode ser configurado para contar de forma linear ou

A ordem interleave com a entrada LBO (Linear Burst Order).
A função de burst não precisa ser usada.
em cada ciclo sem degradação do desempenho do chip.
Fluxo através/leituras do gasoduto
A função do registo de saída de dados pode ser controlada por:
o utilizador através do pin do modo FT (Pin 14).
pin baixo coloca a RAM no modo de fluxo através, causando
dados de saída para contornar o registo de saída de dados.
coloca a RAM no modo Pipcline, ativando o
Registo de saída de dados com acionamento por borda.
Leituras por conduta do SCD
O GS88018/32/36CT é um SCD (Single Cycle Desclect)
SRAM sincronizada por tubulação. DCD (Deseleção de ciclo duplo)
versões também estão disponíveis.
Comanda um estágio a menos do que os comandos de leitura.
Começar a desligar as saídas imediatamente após a desconexão
O comando foi capturado nos registos de entrada.
Byte Write e Global Write
A operação de gravação de byte é realizada usando o Byte Write enable
(BW) entrada combinada com um ou mais bytes individuais
Além disso, Global Write (GW) está disponível para
escrever todos os bytes de uma só vez, independentemente do Byte Write
Entradas de controlo.
Modo de sono
A baixa potência (modo de repouso) é alcançada através da afirmação
(High) do sinal ZZ, ou parando o relógio (CK).
Os dados da memória são mantidos no modo de repouso.
Voltagens do núcleo e da interface
O GS8801 8/32/36CT opera a uma potência de 2,5 V ou 3,3 V
Todas as entradas são 3,3 V e 2,5 V compatíveis.
Os pinos de potência de saída (Vppo) são utilizados para desacoplar o ruído de saída
de circuitos internos e são compatíveis com 3,3 V e 25 V.