CY7C1360S-166AXC SRAM 9Mb 166Mhz 256K x 36 circuitos integrados SRAM integrados
CY7C1360S-166AXC SRAM 9Mb 166Mhz 256K x 36 SRAM por conduta
| CIPRE | |
| Categoria do produto: | SRAM |
| RoHS: | Detalhes |
| 9 Mbit | |
| 256 k x 36 | |
| 3.5 ns | |
| 166 MHz | |
| Paralelo | |
| 3.6 V | |
| 3.135 V | |
| 0 C | |
| + 70 C | |
| SMD/SMT | |
| LQFP-100 | |
| Caixa | |
| Marca: | CIPRE |
| Tipo de memória: | DEG |
| Sensível à humidade: | - Sim, sim. |
| Tipo de produto: | SRAM |
| Série: | CY7C1360S |
| Subcategoria: | Memória e armazenamento de dados |
Descrição funcional
A SRAM CY7C1360C/CY7C1362C integra células SRAM 262.144 x 36 e 524.288 x 18 com
circuitos periféricos síncronos e um contador de dois bits para a operação de rajadas internas.
são controlados por registos controlados por uma entrada de relógio (CLK).
Inclui todos os endereços, todas as entradas de dados, endereço-pipelining Chip Enable (CE1), profundidade de expansão Chip Enables
(CE2 e CE3), entradas de controle de explosão (ADSC, ADSP e ADV), habilitações de gravação (BWX e BWE) e global
As entradas assíncronas incluem o Output Enable (OE) e o pin ZZ.
Os endereços e chips habilitados são registrados na ponta ascendente do relógio quando qualquer Processador de Strobe de Endereço
(ADSP) do controlador de Strobe de endereço (ADSC) estão ativos.
gerado sob o controlo do pin Advance (ADV).
Endereço, entradas de dados e controles de gravação são registrados no chip para iniciar um ciclo de gravação automático.Esta parte
Suporta operações de Byte Write (consulte Pin Descriptions e Truth Table para mais detalhes).
ser de um a dois ou quatro bytes de largura como controlado pela Byte Write entrada de controle. GW quando ativo LOW causa
todos os bytes a serem escritos.
O CY7C1360B/CY7C1362B funciona a partir de uma fonte de alimentação de núcleo de +3,3V, enquanto todos os cortes podem funcionar com
Todas as entradas e saídas são compatíveis com a norma JEDEC JESD8-5.
Características
• Suporta a operação de autocarro até 250 MHz
• Os níveis de velocidade disponíveis são 250, 200 e 166 MHz
• Entradas e saídas registadas para a operação por canalização
• Fornecimento de energia do núcleo de 3,3 V
• Operação de entrada/saída de 2,5 V/3,3 V
• Tempos rápidos de clock-to-output
¢ 2,8 ns (para dispositivos de 250 MHz)
¥ 3,0 ns (para dispositivos de 200 MHz)
¢ 3,5 ns (para dispositivos de 166 MHz)
• Fornecer uma taxa de acesso 3-1-1-1 de alto desempenho
• Contador de rajadas selecionável pelo utilizador com suporte a sequências de rajadas intercaladas ou lineares Intel® Pentium®
• Estrobos de endereçamento separados do processador e do controlador
• Escrita sincronizada
• Ativar saída assíncrona
• Deseleção do chip de ciclo único
• Oferecido em pacotes TQFP sem chumbo de 100 pinos, BGA de 119 bolas e fBGA de 165 bolas
• TQFP disponível com 3 chips e 2 chips
• IEEE 1149.1 JTAG Compatible Boundary Scan
Opção de modo de sono
