5V41068APGG Clock Buffer 450 MHz 2.5V LVDS 1:4 Clock Buffer Circuitos integrados ICs

IDT | |
Categoria do produto: | Codificadores, Decodificadores, Multiplexadores e Demultiplexadores |
RoHS: | Detalhes |
Multiplexadores | |
2 Input | |
1 Produção | |
3.135 V | |
3.465 V | |
0 C | |
+ 70 C | |
SMD/SMT | |
TSSOP-16 | |
Tubos | |
Marca: | IDT |
Altura: | 1 mm |
Duração: | 5 mm |
Tipo de produto: | Codificadores, Decodificadores, Multiplexadores e Demultiplexadores |
Série: | 5V41068A |
Subcategoria: | ICs lógicas |
Largura: | 4.4 mm |
Parte # Aliases: | IDT5V41068APGG 5V41068A |
Peso unitário: | 0.006102 onças |
TÍPO
|
Descrição
|
---|---|
Categoria
|
|
Estatuto do produto
|
Obsoletos
|
DigiKey Programável
|
Não verificado
|
PLL
|
- Não, não.
|
Propósito principal
|
PCI Express (PCIe)
|
Input
|
HCSL
|
Produção
|
HCSL, LVDS
|
Número de circuitos
|
1
|
Relação - Input:Output
|
2:1
|
Diferencial - Input:Output
|
Sim/Sim
|
Frequência - Máximo
|
200 MHz
|
Voltagem - Fornecimento
|
3.135V ~ 3.465V
|
Temperatura de funcionamento
|
0°C ~ 70°C
|
Tipo de montagem
|
Montagem de superfície
|
Embalagem / Caixa
|
16-TSSOP (0,173", 4,40 mm de largura)
|
Pacote de dispositivos do fornecedor
|
16-TSSOP
|
Número do produto de base
|
Descrição geral
TDescriçãoO IDT5V41068A é um modelo de relógio diferencial 2:1 para aplicações PCIExpress.
O IDT5V41068A selecciona entre os sistemas PCIe Gen2 e Gen3.
1 de 2 HCSLinputs diferenciais para conduzir um único par de saída HCSL diferencial.
para LVDS.
Aplicações recomendadas
• Clock muxing em aplicações PCIe Gen2 e Gen3
ProduçãoCaracterísticas
• Par de saída HCSL diferencial de modo de corrente de 1 ¢ 0,7 V
Características/benefícios
• Baixo jitter aditivo; adequado para utilização em sistemas PCIe Gen2 e Gen3
• Pacote TSSOP de 16 pinos; pequena pegada de placa
• As saídas podem ser encerradas em LVDS; podem conduzir uma maior variedade de dispositivos
• Pin de controlo OE; melhor gestão da energia do sistema
• Disponível numa gama de temperaturas industriais; suporta aplicações embutidas exigentes
• Jitter de ciclo a ciclo aditivo < 5 ps• Jitter de fase aditivo (PCIe Gen3) < 0,2ps
• Frequência de funcionamento até 200 MHz
Informações sobre a aplicação
Capacitores de desacoplagem
Tal como acontece com qualquer circuito integrado de sinal misto de alto desempenho, o IDT5V41068A deve ser isolado da alimentação do sistema
Para um funcionamento óptimo, os condensadores de desacoplamento de 0,01 μF devem ser ligados entre cada
VDD e plano de terra do PCB
