GS8320Z36AGT-200 SRAM 2.5 ou 3.3V 1M x 36 36M ICs de circuitos integrados
Categoria:
CIs de Circuitos Integrados
Preço:
Email us for details
Método do pagamento:
Paypal, TT, Western Union
Especificações
Código de data:
Código mais recente
Transporte por:
DHL/UPS/FEDEX
Condição:
Novo*Original
Garantia:
365 dias
Sem chumbo:
Compatível com a norma Rohs
Prazos de execução:
Envio imediato
Pacote:
BGA-165
Estilo de montagem:
SMD/SMT
Introdução
GS8320Z36AGT-200 SRAM 2.5 ou 3.3V 1M x 36 36M
| Tecnologia GSI | |
| Categoria do produto: | SRAM |
| RoHS: | Detalhes |
| 36 Mbit | |
| 1 M x 36 | |
| 6.5 ns | |
| 200 MHz | |
| Paralelo | |
| 3.6 V | |
| 2.3 V | |
| 205 mA, 240 mA | |
| 0 C | |
| + 70 C | |
| SMD/SMT | |
| TQFP-100 | |
| Caixa | |
| Marca: | Tecnologia GSI |
| Tipo de memória: | DEG |
| Sensível à humidade: | - Sim, sim. |
| Tipo de produto: | SRAM |
| Série: | GS8320Z36AGT |
| 18 | |
| Subcategoria: | Memória e armazenamento de dados |
| Nome comercial: | SRAM NBT |
| Tipo: | Gasoduto NBT/Fluxo de entrada |
T
A GS8320Z36AGT é uma SRAM estática síncrona de 36Mbit.
pipelined read/double late write ou flow through read/single late write SRAMs, permitindo a utilização de toda a largura de banda do bus disponível
O sistema permite que o utilizador use um dispositivo de leitura para escrever, eliminando a necessidade de inserir ciclos de desmarque quando o dispositivo é trocado de ciclos de leitura para gravação.
O dispositivo síncrono, o endereço, as entradas de dados e as entradas de controlo leitura/gravação são capturados na borda ascendente do relógio de entrada.
O controle de ordem de explosão (LBO) deve ser ligado a um sistema de transmissão para uma operação adequada.
A função Output Enable pode ser utilizada para anular o controlo síncrono dos drivers de saída e
Os ciclos de gravação são internamente auto-temporizados e iniciados pela borda ascendente do
Esta funcionalidade elimina a geração de pulsos de gravação de chip complexos necessários para SRAMs assíncronas e simplifica
O GS8320Z36AGT pode ser configurado pelo utilizador para funcionar no modo Pipeline ou Flow Through.
Funcionando como um dispositivo síncrono de tubulação, o que significa que, além dos registos acionados da borda ascendente que capturam a entrada
Para os ciclos de leitura, os dados de saída da SRAM são temporariamente
armazenado pelo registro de saída desencadeada borda durante o ciclo de acesso e, em seguida, liberado para os drivers de saída na próxima subida
O GS8320Z36AGT é implementado com a tecnologia CMOS de alto desempenho da GSI e está disponível em uma versão de
Pacote TQFP padrão JEDEC de 100 pinos.
Características fundamentais
- A funcionalidade NBT (No Bus Turn Around) permite zero espera de leitura-escrita-leitura do ônibus; totalmente compatível com ambos os pin
- O sistema deve ser equipado com um sistema de transmissão automática de dados, com um sistema de transmissão automática de dados e com um sistema de transmissão automática de dados, com um sistema de transmissão automática de dados e com um sistema de transmissão automática de dados.
- 2.5 V ou 3.3 V +10%/~10% de alimentação do núcleo
- 2.5 V ou 3.3 V de alimentação de entrada/saída
- Modo de pipeline e fluxo configurável pelo utilizador
- Pin LBO para modo linear ou interleave Burst
- Pin compatível com dispositivos de 2Mb, 4Mb, 8Mb e 16Mb
- Operação de gravação de bytes (9-bit Bytes)
- 3 chips permitem sinais para fácil expansão de profundidade
- Pin ZZ para desligamento automático
- Disponível um pacote TQFP compatível com a RoHS de 100 chumbo
Envie o RFQ
Atividades:
MOQ:
1pcs
