GS8662D36BD-250 SRAM 1.8 ou 1.5V 2M x 36 72M SRAM ICs de circuitos integrados
| Tecnologia GSI | |
| Categoria do produto: | SRAM |
| RoHS: | N |
| 72 Mbit | |
| 2 M x 36 | |
| 250 MHz | |
| Paralelo | |
| 1.9 V | |
| 1.7 V | |
| 730 mA | |
| 0 C | |
| + 70 C | |
| SMD/SMT | |
| BGA-165 | |
| Caixa | |
| Marca: | Tecnologia GSI |
| Tipo de memória: | DDR |
| Sensível à humidade: | - Sim, sim. |
| Tipo de produto: | SRAM |
| Série: | GS8662D36BD |
| Subcategoria: | Memória e armazenamento de dados |
| Nome comercial: | SigmaQuad-II |
| Tipo: | SigmaQuad-II |
Características fundamentais
- Interface Simultânea de Leitura e Escrita Sigma QuadTM
- Descarga e embalagem de acordo com a norma JEDEC
- Interface dupla de taxa de dados dupla
- Byte Escrever controles amostrados no tempo de entrada de dados
- Explosão de 4 Ler e Escrever
- 1.8 V +100/ ¥100 mV de alimentação do núcleo
- 1Interface HSTL de 0,5 V ou 1,8 V
- Operação de leitura por conduta
- Pipelines de leitura e gravação totalmente coerentes
- Pin ZQ para potência de acionamento de saída programável
- IEEE 1149.1 Análise de limites compatível com JTAG
- Pin compatível com dispositivos atuais de 144 Mb
- 13 mm x 15 mm, 165 FPBGA
- Disponível um pacote BGA de 165 colisões compatível com a RoHS
- Família de produtos de 64 MB ou 72 MB
- Modo padrão para SCD x36 Interleaved Pipeline
Interface Simultânea de Leitura e Escrita SigmaQuadTM• Pinout e pacote padrão JEDEC• Dual
Interface de taxa de dados dupla• Controles de byte e escrita amostrados no tempo de dados• Explosão de 4 leitura e escrita•
1.8 V +100/ ¥100 mV fonte de alimentação do núcleo• 1,5 V ou 1,8 V HSTL Interface• Função de leitura por conduta• Totalmente coerente
Leia e escreva tubulações• pin ZQ para a força do motor de saída programável• IEEE 1149.1 JTAG-compliant Boundary
• Compatível com dispositivos atuais de 144 Mb• 165-bump, 13 mm x 15 mm, 1 mm Bump pitch
O pacote BGA de 165 colisões compatível com a RoHS está disponível SigmaQuadTM Family OverviewThe GS8662D08/09/18/36BD
são construídos em conformidade com o padrão de pin-out da SRAM SigmaQuad-II para SRAMs I/Osincrônicas Separadas.
Eles têm 75 anos.497A GS8662D08/09/18/36BD SigmaQuad SRAMs são apenas um elemento
Uma família de SRAM de baixa potência e baixa tensãoHSTL I/O concebidas para operar às velocidades necessárias para implementar
sistemas de rede de alto desempenho económicos.
